![반도체설계산업기사 필기 (4회) 기출문제 정답, 문제풀이 및 해설(2008년 09월 07일)](https://infofafa.com/wp-content/uploads/2023/10/dG내-드라이브pythoninfofafa.comimglicense_temp_thumb_imgs-153.png)
반도체설계산업기사 필기 (4회) 기출문제 정답, 문제풀이 및 해설(2008년 09월 07일)
안녕하세요. 인포파파입니다. 이번 글에서는
반도체설계산업기사 문제 풀이 시간을 가져보겠습니다.
해당 회차의 경우 난이도가 꽤 높았을 거라 생각되는데요,
그중 많은 수험생 분들이 어려워 했던
기출 문제 위주로 자세한 풀이 내용을 정리해 보았습니다.
해설을 잘 확인하시고, 오답을 잘 체크하셔서
시험에 좋은 결과 있으시길 바랍니다.
그럼 시작하겠습니다.
① – 반도체설계산업기사 5번, 11번, 12번, 16번 문제 정답 및 풀이
문제내용 | 풀이 및 해설 |
---|---|
문제: 원자번호 14인 Si 원자의 최외각(M각) 전자는 몇 개인가? |
Si 원자의 최외각(M각)은 3s2 3p2 상태로, 각 궤도에 2개의 전자가 존재하므로 총 4개의 전자가 존재한다. 따라서 정답은 4입니다. |
문제: 전계효과트랜지스터(FET)를 단극성 소자라 하는 이유는? |
FET는 게이트 전압의 변화에 따라 드레인 전류의 크기가 결정되는 소자입니다. 따라서 FET는 전자 또는 정공 중 하나의 캐리어만을 사용하는 소자로, 단극성 소자라고 할 수 있습니다. 따라서 정답은 2입니다. |
문제: 순수 반도체에서 전자나 정공의 농도가 같다고 할 때 전도대의 준위 0.9[eV], 가전자대의 준위가 1.6[eV]이면 순수반도체의 에너지 캡은? |
순수 반도체의 에너지 갭은 전도대의 준위와 가전자대의 준위의 차이입니다. 따라서 순수 반도체의 에너지 갭은 1.6[eV] – 0.9[eV] = 0.7[eV]입니다. |
문제: 다음 중 실리콘(Si) 및 게르마늄(Ge)의 결합 구조는? |
Si 및 Ge은 4개의 전자를 가지고 있으며, 이 전자들은 4개의 다른 원자들과 공유결합을 형성합니다. 따라서 정답은 1입니다. |
② – 반도체설계산업기사 19번, 23번, 26번, 30번 문제 정답 및 풀이
문제내용 | 풀이 및 해설 |
---|---|
반도체에서 전자가 원자의 속박으로부터 벗어나 전계에 의하여 자유롭게 움직일 수 있는 에너지대는? |
정답: ④ 전도대 풀이:
|
다음 중 피어스 수정 발진회로의 발진주파수 변동 요인으로 가장 적합하지 않은 것은? |
정답: ❹ 발진회로의 차폐 풀이:
|
어떤 증폭기의 전압 증폭도가 100이고 전류 증폭도가 10일 때 전력이득은 몇 [dB]인가? |
정답: ❷ 30[dB] 풀이:
|
차동증폭기에서 공통성분 제거비(CMRR)에 대한 설명 중 옳은 것은? |
정답: ①, ②, ④ 풀이:
|
③ – 반도체설계산업기사 32번, 35번, 42번, 45번 문제 정답 및 풀이
문제내용 | 풀이 및 해설 |
---|---|
전압이득의 1000, 왜율이 10[%]인 무궤환 증폭기에 궤환율 β = 0.01의 부궤한을 걸었을 때 왜율은 약몇 [%] 인가? |
궤환이득 = 1000 0.01 = 10 왜율 = 100 궤환이득 / (1 + 궤환이득) = 100 10 / 1001 = 9.90909090909… % 약 10% |
다음 연산증폭기 회로에서 RL에 흐르는 전류가 2.5[mA] 일 때 RL 값은 몇 [kΩ] 인가? | RL = 100kΩ / 2.5mA = 40kΩ |
4단 하향 Counter에서 10번째 클럭펄스가 인가되면 각단이 나타내는 2진수를 10진수로 변환하면? |
10번째 클럭펄스 인가 시 각단의 값은 10진수 1, 0, 1, 0이 된다. 10진수 1, 0, 1, 0을 10진수로 변환하면 6이 된다. |
(4)10을 그레이 코드(Gray code)로 변환하면? | 4의 그레이 코드는 0110(G)이다. |
③ – 반도체설계산업기사 50번, 53번, 54번, 55번 문제 정답 및 풀이
문제내용 | 풀이 및 해설 |
---|---|
마스터슬레이브 JK 플립플롭을 사용하는 이유는? |
마스터슬레이브 JK 플립플롭은 레이싱(racing) 현상을 없애기 위해 사용합니다. 레이싱 현상이란, 두 개의 플립플롭이 동시에 상태가 바뀔 때 발생하는 현상입니다. 마스터슬레이브 JK 플립플롭은 마스터 플립플롭이 먼저 상태가 바뀌고, 그 다음에 슬레이브 플립플롭이 상태가 바뀌도록 설계되어 레이싱 현상을 방지합니다. 보기: 1. 지연시간을 짧게 하기 위해 – 틀림 2. 지연시간을 길게 하기 위해 – 틀림 3. 클럭펄스를 사용할 수 없을 때 – 틀림 4. 레이싱(racing) 현상을 없애기 위해 – 맞음 |
다음 진리표를 보고 논리식을 바르게 구한 식은? |
다음 진리표는 A, B 입력에 따라 Y 출력이 0 또는 1이 되는 논리 회로를 나타냅니다. 논리식은 다음과 같이 구할 수 있습니다. “` Y = A’B + AB’
보기: |
그림과 같은 회로도의 출력 F는? |
그림과 같은 회로도는 AND 게이트 3개를 직렬로 연결한 회로입니다. 따라서 출력 F는 다음과 같습니다.
F = A AND B AND C
보기: |
동기식 카운터와 비동기식 카운터를 비교 설명한 것 중 맞는 것은? |
동기식 카운터와 비동기식 카운터의 차이점은 클럭 신호에 따라 플립플롭이 동기되는지 여부입니다. 동기식 카운터는 각 플립플롭의 클럭에 동기되는 카운터이며, 비동기식 카운터는 각 플립플롭의 클럭이 서로 독립적인 카운터입니다. 보기: 1. 동기식 카운터는 각 플립플롭의 클럭에 동기되는 카운터이다. – 맞음 2. 동기식 카운터는 비동기식 카운터에 비해서 안정되지 못한다. – 틀림 |
⑤ – 반도체설계산업기사 59번, 63번, 66번, 67번 문제 정답 및 풀이
문제내용 | 풀이 및 해설 |
---|---|
다음 그림의 캐스케이드 계수기의 구성에서 총 모듈을 구하면? |
캐스케이드 계수기는 2진수 1씩 증가하는 계수기입니다. 그림에서 4개의 계수기가 연결되어 있으므로 총 모듈은 4개입니다. 정답: ④ |
다음 CMOS 공정 중에서 가장 먼저 하는 공정은? |
CMOS 공정은 n-well 형성, active 영역 정의, 소스, 드레인 확산 형성, metal 증착 및 배선 순으로 진행됩니다. 따라서 가장 먼저 하는 공정은 n-well 형성입니다. 정답: ❶ |
N채널 증가형 MOSFET에서 드레인 전류를 흐르게 하려면 게이트 전압을 어떻게 해야 하는가? |
N채널 증가형 MOSFET는 게이트 전압이 소스 전압보다 높아야 드레인 전류가 흐릅니다. 따라서 양(+)의 전압을 인가해야 합니다. 정답: ❷ |
VLSI 설계에서 강조되는 구조적 설계 원칙이 아닌 것은? |
VLSI 설계에서 강조되는 구조적 설계 원칙은 정규성, 모듈성, 국지성입니다. 논리성은 VLSI 설계에서 강조되는 논리적 설계 원칙입니다. 정답: ❷ |
⑥ – 반도체설계산업기사 72번, 75번, 77번, 79번 문제 정답 및 풀이
문제내용 | 풀이 및 해설 |
---|---|
2개 변수와 그 기능이 바르게 연결되지 않은 것은? |
답: ② 풀이: ①. 2개 변수와 그 기능이 바르게 연결되어 있다. ③. 2개 변수와 그 기능이 바르게 연결되어 있다. ④. 2개 변수와 그 기능이 바르게 연결되어 있다. 따라서 ②번 보기가 답이다. |
베이스 폭이 3×10-3[cm] 일 때 펀치-슬로 전압Vpt가 7[V]인 PNP 트랜지스터에서 베이스 폭이 6×10-3[cm]으로 증가하면 Vpt는 얼마인가? |
답: ④ 28[V] 풀이: 펀치-슬로 전압은 베이스 폭에 반비례한다. 따라서 베이스 폭이 2배가 되면 펀치-슬로 전압은 절반으로 줄어든다. 7[V] / 2 = 3.5[V] 따라서 Vpt는 3.5[V]이다. |
집적회로 구현을 위한 웨이퍼 제조 공정에 해당하지 않은 것은? |
답: ④ 칩 테스팅 공정 풀이: 칩 테스팅 공정은 집적회로 구현을 위한 웨이퍼 제조 공정에 해당하지 않는다. 칩 테스팅 공정은 집적회로의 정상 작동을 확인하기 위한 공정이다. |
CMOS domino 로직회로를 사용할 때의 특성에 해당되지 않는 것은? |
답: ① 팬 아웃(fan-out)은 항상 1 이다. 풀이: CMOS domino 로직회로는 팬 아웃이 2 이상이다. 따라서 ①번 보기는 답이 아니다. |
⑦ – 반도체설계산업기사 문제 정답 및 풀이
문제내용 | 풀이 및 해설 |
---|---|
MOSFET의 게이트 전압을 증가시키면, 드레인 전류는 어떻게 변화하는가? | 게이트 전압을 증가시키면, 채널의 전하밀도가 증가하여 드레인 전류가 증가한다. |
CMOS 회로에서, NMOS와 PMOS의 게이트 전압이 모두 0V일 때, 회로는 어떻게 동작하는가? | NMOS와 PMOS 모두 OFF 상태이므로, 회로는 OFF 상태가 된다. |
Bipolar Junction Transistor(BJT)의 바이어스 조건에 따른 동작 상태를 설명하시오. | BJT의 바이어스 조건에 따라 OFF 상태, Active 상태, Saturation 상태로 동작한다. |
IC 제조 공정 중, Photolithography 공정의 목적은 무엇인가? | Photolithography 공정은 회로 패턴을 실리콘 웨이퍼 위에 형성하는 공정이다. |
맺음말
본 포스팅에 사용된 PDF 파일은 저명한 기출문제 사이트 ‘기출문제 전자문제집 CBT’에서 다운로드 받은 파일입니다.
문제 파일을 찾지 못하셨거나, 필요하신 경우 댓글을 남겨주시면 정보를 제공해드리도록 하겠습니다.
그 외 반도체설계산업기사와 관련된 시험정보, 응시료 등 관련 정보를 원하실 경우 여기에서 확인하시길 바랍니다.
학습에 많은 도움이 되었길 바랍니다. 도움이 되셨다면 주변 지인에게 공유, 자주 방문, 댓글 부탁드립니다.
감사합니다.
#반도체설계_산업기사_필기대비_이론_및_문제 #반도체설계기사 #반도체_설계_산업기사 #반도체설계산업기사_실기 #반도체설계산업기사_필기 #반도체설계산업기사_자격 #반도체설계산업기사_난이도 #반도체설계산업기사_폐지 #반도체설계산업기사_필기_기출문제 #반도체설계산업기사_필기_문제 #반도체설계산업기사_자격증